Статья о том, как для VLIW архитектуры (TriMedia, процессоры подразделения Philips для телевизоров) сделали систему сжатия кода путём создания стековой машины и использования loop pipelining для увеличения производительности интерпретатора.On a TriMedia VLIW with a load latency of three cycles and a jump latency of four cycles, the interpreter
(
Read more... )